본문바로가기


지난호





|

특집

반도체 기술과 이미지 센서 발전

반도체 공정 기술과 이미지 센서의 발전

작성자 : 이용제·김영찬·장수진 ㅣ 등록일 : 2024-04-15 ㅣ 조회수 : 2,102 ㅣ DOI : 10.3938/PhiT.33.008

저자약력

이용제 교수는 2002년 고려대학교에서 재료공학으로 공학 박사 학위를 취득했고, 2002년~2012년까지 삼성전자 반도체 사업부에 입사하여 CIS 픽셀 개발 및 ToF Sensor를 개발하였고, 2012년부터 군산대학교 물리학과(현 에너지신산업학부)에서 교수로 재직 중이다. (tricorn.lee@kunsan.ac.kr)

김영찬 교수는 2001년 포항공대에서 화학으로 석사 학위를 취득했고, 2001년~2023년까지 삼성전자 S.LSI 사업부 센서사업팀에서 CIS 픽셀을 개발하였고, 2024년부터 이화여대 화학나노학과에서 산학협력 중점교수로 재직 중이다. (chandraman@ewha.ac.kr)

장수진 연구원은 군산대학교 학사, 석사 후 2022년부터 박사 재학 중이다. 이용제 교수와 같이 전자 소재 합성 및 소자 응용 연구를 수행하고 있다. (asd2664@kunsan.ac.kr)

Semiconductor Process Technology and Advances in Image Sensors

Yongjei LEE, Youngchan KIM and Sujin JANG

The main factor in popularization of camera is that the core component, the image sensor, can be made using a semiconductor process. Since Si absorbs the entire visible light and converts the incident light to the signal electrons, image sensor could be made of the Si. So image sensors have been able to develop along with semiconductor processes. This article reviewed two types of image sensors, the structure and operating principle of pixels, pixel performance items and the relation of these items. The initial digital camera almost used a CCD sensor, but the background to why CIS is now the main focus was explained.

들어가며

현대인의 일상에서 카메라는 언급할 필요가 없을 만큼 너무도 친숙하게 이용되고 있다. 스마트폰이나 개인용 정보기기에 기본으로 설치되어 있으며 곳곳에 보안 카메라가 설치되어 있고, 자동차 주변 모니터링용은 4개 이상의 카메라가 사용된다. 우리는 카메라로 얻어진 화상의 정보를 직접적으로 즐기거나, 가공된 정보로 일상생활에 편리하게 이용하고 있다. 이러한 생활이 가능한 이유는 카메라의 핵심 부품인 이미지 센서가 반도체 기술과 맞물려서 개발되어 대중화되었기 때문이다.

화상을 표현하기 위한 기기는 동영상을 촬영하는 캠코더와 정지 영상을 촬영하는 사진기로 구분되어 개발되었다. 초기 이미지 센서는 주로 방송용 캠코더로 제품화되었으며, 1980년 후반부터 사진기 영역으로 확장되어 1994년 Casio QV-10 모델이 LCD 창을 달고 나오면서 촬영된 이미지를 바로 볼 수 있게 하여 대중화가 되었다. 이후에 많은 제조사들이 사진 이미지와 동영상 촬영을 동시에 지원하는 ‘디지털’ 카메라를 개발하였다. 2000년대에 들어서 휴대폰에 카메라가 장착되기 시작했으며, 오늘날 스마트폰에는 사진이나 동영상의 화질을 좋게 하기 위해 여러 종류의 카메라가 사용되고 있다.

이미지 센서 중 CIS (CMOS image sensor)의 2022년 매출액은 2백13억 달러 규모로 2028년까지 매년 5.1%의 성장이 예상되는 시장이다.1) 전 세계에서 10개 이상의 제조사가 있으며 그 중 top 3가 차지하는 매출은 Sony 41%, 삼성 19%, Omnivision 11%로 이들 회사가 전체 70% 이상을 차지하고 있다. 제품군 중 대부분이 스마트폰과 같은 모바일용으로 구성되고 점차 그 응용 분야는 자동차, 보안, 산업, 의료 등 다양하게 확대 적용되고 있다. 이미지 센서는 이와 같이 응용 분야의 확장으로 산업의 규모가 지속적으로 확대될 것으로 기대되는 소자이다.

이미지 센서의 기본 동작은 실리콘 태양전지의 pn 구조와 유사하나, 핵심 동작에 있어 다른 개념으로 생각해야 한다. 태양전지는 전류를 지속해서 발생하는 것으로 빛의 흡수율을 높이는 것에 집중하고 있다. 이미지 센서는 발생되는 전자가 전류로 다루기에 너무 작기 때문에 포토다이오드를 캐패시터로 모델링을 한다.

본 원고는 이미지 센서의 구조 및 동작을 설명함으로써 포토다이오드가 캐피시터로 동작하는 기본적인 이해를 바탕으로 픽셀의 발달 과정과 성능 향상 기술들을 소개한다.

서 론

Fig. 1. Typical block diagram of a digital still camera.[2] Fig. 1. Typical block diagram of a digital still camera.2)

전형적인 디지털 스틸 카메라의 구조는 그림 1과 같이 광학계, 기계적 구동계, 전자 회로 및 이미지 센서의 형태로 구성된다. 광학계는 렌즈가 1개 이상의 조합으로 구성된다. 기계적 구동계는 빛의 양을 조절하는 셔터, 렌즈 이동을 위한 줌 기능 및 손떨림 보정의 구동부가 될 수 있다. 전자 회로는 카메라의 다양한 기능을 제어하고 화상 데이터를 다루는 역할을 한다. 이미지 센서는 신호 빛을 받아 전자→전압→디지털로 변화하는 기능을 가지고 있다.

카메라에서 가장 핵심 부품은 이미지 센서로 Si 기판에 반도체 칩으로 제조되는 소자이다. 반도체 공정 기술은 지속적인 미세화가 진행되어, 이에 맞춰 이미지 센서의 핵심 요소인 픽셀 기술도 같이 연구되어 왔다. 픽셀의 기본 회로는 이미 몇십 년 전에 제안된 형태에서 거의 변화는 없으나, 더 작은 노이즈와 더 많은 신호를 뽑아내려는 구조연구, 더 작은 픽셀(더 큰 화소수)에서 특성의 저하를 최소화하는 방향으로 연구되었다.

본 호에서는 이미지 센서 픽셀의 광전 변환, 전압 변환 원리와 대표적 센서의 동작을 소개하여 Si 반도체와 이미지 센서의 깊은 연관성을 제공하며, 픽셀의 수평·수직 설계 기술과 성능 항목들의 소개를 통하여 성능 향상 기술에 대한 이해도를 높이고자 한다.

이미지 센서의 발달사

최초의 고체 이미지 센서는 1960년대 후반 Westinghouse, IBM, Plessy 및 Fairchild가 개발한 MOS 포토다이오드이나, 당시 공정 기술상의 한계로 제품화되지 않았다. 이후 1970년에 아날로그 메모리 장치로 발명된 CCD(charge coupled device)가 2000년 중반까지 대표적인 이미지 센서 기술이었다. 1980년대 초반에 여러 MOS (metal oxide semiconductor) 기반의 이미지 센서가 보고되었다. 오늘날의 CIS는 1980년대 중반부터 VLSI Vision Ltd와 Jet Propulsion Laboratory에서 제안된 구성을 기반으로 하며 크게 수동 픽셀 센서(passive pixel sensor, PPS)와 활성 픽셀 센서(active pixel sensor, APS)로 구분된다. 1990년대 초반까지 PPS는 CIS 기본 기술로 사용되었다.3) 당시 반도체 공정 기술은 픽셀 내 트랜지스터 배치와 금속 배선에 대한 제약이 있었으며, CCD보다 성능이 훨씬 낮았기 때문에 저가형 응용에 한정적으로 적용되었다.4)5) 서브미크론 CMOS 공정 및 마이크로렌즈 형상 기술의 출현으로 APS가 적용된 CIS는 CCD에 대응 가능한 기술로 부상되었다. 이후에 CIS의 기술은 더욱 발전하여 CCD를 대체하여 현재 대부분의 카메라는 APS 기반의 CIS를 주력으로 채택하고 있다.

빛에서 신호 전압까지

Si의 밴드갭은 1.1 eV이며 이는 파장으로 1100 nm이다. 가시광에서 가장 낮은 에너지인 적색은 대략 650 nm의 파장대역이기 때문에 모든 가시광 대역은 Si에서 흡수가 가능하다. 따라서 반도체용 Si 웨이퍼에 적당한 공정을 거쳐 광 흡수층으로 사용할 수 있기에 자연스럽게 Si 반도체가 이미지 센서의 기본 물질로 적용되었다.

\[ E_{\mathrm{light}} = \frac{h \cdot c}{\lambda } \geq E_{g} \tag{1}\]
Fig. 2. Absorption of light in silicon. (a) Absorption coefficient. (b) Intensity vs. Si depth.Fig. 2. Absorption of light in silicon. (a) Absorption coefficient. (b) Intensity vs. Si depth.

그러나 모든 가시광의 파장 대역이 흡수되는 것이 아니다. 그림 2(a)와 같이 Si는 가시광 파장별 흡수 계수가 다르며 이로 인해 파장별 흡수 형태가 달라진다. 가시광의 파란색, 녹색 및 적색의 대표 파장별(450 nm, 550 nm, 650 nm) 흡수 그래프를 살펴보면 그림 2(b)와 같이 된다. 여기서 주목할 것은 파란색은 Si의 1 μm 이내에서 90%의 흡수가 일어나는 반면 적색은 Si의 1 μm 이내에서 20%만 흡수가 일어나며 80%는 투과되고 있다는 점이다.

이러한 특성은 직접적으로는 Si-EPI 구조, 반도체 공정 장비에 의한 포토다이오드 형성 설계 제약 등과 맞물려서 있으며, 최종적으로는 화질의 색감에 영향을 주는 요소로 작용하기 때문에 픽셀의 구조를 설계할 때 염두에 두어야 할 사항이다.

Fig. 3. Reverse biased photodiode: (a) cross-sectional view, (b) energy band diagram.  Reverse biased MOS diode: (c) cross-sectional view, (d) energy band diagram.[2]Fig. 3. Reverse biased photodiode: (a) cross-sectional view, (b) energy band diagram. Reverse biased MOS diode: (c) cross-sectional view, (d) energy band diagram.2)

Si에서 밴드갭을 넘어 흡수된 빛은 전자-정공 쌍을 형성하며, 내부에 인위적으로 야기된 포텐셜 기울기에 따라서 분리가 되어야 한다. 그렇지 않으면 재결합 과정이 일어나면서 신호를 잃어버리게 된다. Si 내부 포텐셜 기울기를 형성하는 가장 간단한 방법은 그림 3(a)와 같이 pn 접합을 만드는 것이다. 접합부에서 공핍 영역을 형성하며 공핍 영역 내 고정형 이온으로 인하여 내부 전기장으로 인한 포텐셜 기울기가 발생되게 하는 것이다. 대부분의 광센서를 포토 “다이오드”라 불리는 이유는 이와 같이 pn 접합다이오드와 같은 구조이기 때문이다. 또한 그림 3(b)와 같이 MOS 구조를 이용하여 Gate에 양의 전압을 인가하면 Si 계면 근처에서부터 내부 포텐셜 기울기를 형성할 수 있어 Si 표면에 신호 전자를 모을 수 있게 된다.

Fig. 4. Charge detection by capacitor.Fig. 4. Charge detection by capacitor.

광전 변환된 전자는 일정 시간 동안 축적(integration)이 되며 이를 신호 전압으로 변환 과정을 거쳐야 한다. 신호 전압의 원리는 포토다이오드를 캐패시터로 모델링하면 쉽게 이해할 수 있다. 왜냐하면 픽셀 동작에서 p 영역은 그라운드 또는 0 V로 잡혀 있고 n 영역은 외부 제어에 의해서 기준 전압을 걸어주거나 완전 floating시킬 수 있기 때문에 그림 4와 같이 기준 전압을 측정하고 신호 전자가 축적되어 변화된 그 전압을 읽어 낸다.

픽셀의 특성을 결정하는 중요 지표인 conversion gain (CG, μV/e)은 식 (2)와 같이 전자 1개당 변환되는 전압의 비를 이야기하며, 이 전압이 변환되는 곳을 FD 노드(floating diffusion node)라 말한다. 즉 CG는 FD 노드의 정전 용량으로 결정되는데, 이 노드는 특별히 캐패시터를 연결하여 설계되는 것이 아니고, 픽셀 구성을 하면서 자연스럽게 생겨나는 기생 캐패시터(n+와 P-well, contact과 주변, metal 배선과 주변 등)들의 모든 합이다.(\(\small q\): 전자전하량, \(\small C\)FD: FD 노드의 정전 용량)

\[ CG = \frac{q}{C_{\mathrm{FD}}} \tag{2} \]

FD 노드에서 CG 값에 의해서 신호 전압이 형성되기 위해서는 앞선 언급된 픽셀에 공급되는 전압을 이용하여 기준 전압을 잡아주며, 이후에 전하가 축적되면서 전압이 낮아지게 된다. 따라서 픽셀에서 축적될 수 있는 최대의 전자수는 픽셀의 공급되는 전압과 CG로 결정되며, 픽셀 설계의 신호 전자·전압의 편성(budgeting)에 가장 기본 요소가 된다.

Fig. 5. Microlens array architecture.[6]Fig. 5. Microlens array architecture.6)

픽셀의 광학적 구성 요소

픽셀 제어 및 신호 읽기 동작을 위해서는 픽셀 내 MOS와 금속 배선들이 필수적으로 존재한다. 이 때문에 픽셀 내 포토다이오드 영역은 픽셀의 면적보다 작게 만들어진다. Fill factor (FF)는 픽셀의 면적에서 포토다이오드 면적이 차지하는 비율로 표기할 수 있다. FF를 최대로 설계해야 신호 빛의 손실이 없는 픽셀이 된다. 마이크로렌즈 기술을 적용하여 FF를 100%까지 도달할 수 있다. 렌즈효과에 의한 인위적 증가 구분을 하기 위해서 FF 대신 effective FF라 부른다. 그림 5는 마이크로렌즈의 적용으로 감도 향상의 원리를 보여준다. 마이크로렌즈가 없는 픽셀은 금속 배선에 의한 반사 및 게이트에 의한 빛의 세기 저하로 포토다이오드에 신호 전자가 상대적으로 적게 들어오는 반면에 마이크로렌즈를 적용한 픽셀은 빛이 모두 포토다이오드로 들어가게 된다.

Fig. 6. Color filter pattern and spectral transmittance: (a) Bayer primary color filter pattern and its response, (b) CMY complementary color filter and its response.Fig. 6. Color filter pattern and spectral transmittance: (a) Bayer primary color filter pattern and its response, (b) CMY complementary color filter and its response.

이미지 센서가 컬러를 표현하기 위해서는 포토다이오드 상단에 색을 구분하는 컬러필터가 필요하다. 그림 6은 이미지센서에서 사용되는 대표적 컬러필터 2종류를 나타내었다. 컬러필터는 원색형과 보색형이 있는데, 원색형 컬러필터는 RGB의 색을 걸러 주는 것으로 입사하는 가시광의 2/3의 손실이 유발되나 색의 재현력이나 SNR의 이점이 보색형보다 뛰어나다. 이런 원색형 컬러필터의 배열은 Bayer가 제안한 구성으로 녹색이 적색과 청색보다 2배 많게 배치하고 있다.7) 보색형 컬러필터는 RGB를 흡수하고 나머지 색을 투과시켜주는 컬러필터이다. 원색형보다 빛은 더 많이 포토다이오드에 전달되나 후속 신호 처리로 RGB 색을 계산과정에서 SNR 손실과 색감의 부정확성이 유발된다. 따라서 현재 원색형 컬러필터를 기본으로 채택하고 있다. 그러나 보색형 컬러필터가 그림 (b)처럼 스펙트럼의 겹침을 많이 줄어든 새로운 형태로 만들어지면 원색형 컬러필터의 자리를 다시 차지할 수 있을 것이다.

Fig. 7. (a) Image of the final nanostructured device wafer. (b) Cross-sectional SEM-image of the nanostructure. (c) Illustration of a single pixel cross-section of nanostructure and (d) commercial ARC.Fig. 7. (a) Image of the final nanostructured device wafer. (b) Cross-sectional SEM-image of the nanostructure. (c) Illustration of a single pixel cross-section of nanostructure and (d) commercial ARC.

빛은 굴절률이 다른 매질(\(\small n_1, n_2\))을 통과할 때 식 (3)과 같은 반사(R)를 가지는 것으로 알려져 있다.

\[ R = \left( \frac{n_{1} - n_{2}}{n_{1} + n_{2}} \right)^{2} \tag{3} \]

통상 Si 반도체 공정이 금속 배선까지 진행하면 포토다이오드 상단은 최소 1개 이상의 막이 증착되어 있다. 만약 Si 계면에 SiO2가 있다면, 450 nm 파장에서 Si 굴절률 4.7과 SiO2 굴절률 1.45로 발생하는 반사는 28%나 된다. 이러한 반사를 줄이기 위해서는 포토다이오드 상단에 AR (anti-reflective) 코팅을 적용한다. 최소 반사를 하고자 하는 파장 대역에 따라서 단일 또는 다층 막이 적절한 높이와 소재의 굴절률 조합으로 형성된다. 최근에는 나노 구조를 활용하여 반사를 더욱 줄이는 시도들이 있다.8) 그림 7은 표면에 나노 구조를 형성하여 흡광 효율을 증대시키는 예를 소개하였다.

CCD 센서와 한계성

Fig. 8. (a) CCD sensor operation and (b) charge transfer by two phase clocking.Fig. 8. (a) CCD sensor operation and (b) charge transfer by two phase clocking.

픽셀에서 광전 변환된 전자가 전달 또는 전압으로 바뀌는 원리에 따라서 CCD와 CIS라는 두 개의 이미지 센서로 나눌 수 있다. 물론 이외에도 다양한 시도들이 발표되었으나, 카메라용 센서로 대중화된 것은 이 두 개의 이미지 센서들로 이에 대해 간략히 설명하고자 한다. CCD는 원래 전자를 운반하는 소자로 1969년에 제안되었으며, 이후에 수광부를 연결한 이미지 센서로 개발되었다.9)10) 따라서 CCD 이미지 센서 또는 CCD 센서는 픽셀 또는 센서 칩을 이야기하는 것이고, CCD는 전자 전공 방식의 소자를 이야기한다. 그림 8에 CCD 센서 개념도를 나타냈다. 포토다이오드 옆에 수직 CCD가 연결되어 있고, 칩 아래에서는 수평 CCD가 연결되어 있으며 칩의 최종 끝에서 전압으로 변환되는 회로가 있다. 포토다이오드에서 일정 시간 축적된 전자는 이웃하는 수직 CCD로 전달되고, 수직 CCD의 게이트는 전압 조절을 통해서 전자들이 칩 아래의 수평 CCD로 전달이 된다. 수평으로 전달된 전자들은 동일한 방법으로 최종 단의 회로에서 전압으로 출력된다. 이 수직·수평 CCD의 전자 전송 능력을 높이기 위해서 일반적인 게이트 구조가 아닌 그림 8(b)와 같이 이웃 게이트와의 겹침 구조로 설계되며, 인가 전압도 CMOS 전압보다 높으며 변동 폭이 10 V 이상이 보편적이다. 이 CCD 센서는 높은 전압 인가를 위한 별도 칩 필요, CCD 자체 전용 생산 공정 요구, 고화소화로 발전으로 전자 전송 효율 한계와 CIS의 대체 가능 성능 향상의 결과로 현재는 일부에서 사용되는 실정이다.

Fig. 9. CIS operation.Fig. 9. CIS operation.

CIS와 트랜지스터 연결성

CIS는 CMOS image sensor의 약자이며, 여기서 CMOS는 반도체 회로용 소자 제조 공정을 의미하며, CIS 앞에 제조 공정의 선폭을 넣어 17nm-CIS와 같이 명칭하기도 한다. CMOS 공정 선폭은 1970년대 수 μm에서 미세화되어 3 nm 수준까지 도달하였다. 이런 기술의 진보는 PPS와 APS 픽셀 내 포토다이오드와 전압 변환 회로를 같이 넣을 수 있게 하였으며, 동일 칩에서 픽셀과 구동회로, 신호 처리 회로를 같이 구성할 수 있는 특징이 있다. 새로운 CIS는 선행으로 개발된 CMOS 공정을 기반으로 픽셀을 형성하는 구조 및 추가 공정 연구로 이루어진다. 그림 9는 CIS의 픽셀에서 신호를 전달하는 구성도이다. CCD 센서와는 다르게 픽셀 내에서 전압으로 변환되어 처리되기 때문에 CCD의 전자 전달로 신호를 처리하는 문제점이 없다.

Fig. 10. (a) 4TR CIS Pixel, (b) 4TR Pixel Layout, (c) 4TR operation along with cross section A.Fig. 10. (a) 4TR CIS Pixel, (b) 4TR Pixel Layout, (c) 4TR operation along with cross section A.

그림 10은 대표적인 APS의 4 트랜지스터 픽셀과 동작을 나타낸 것이다. 포토다이오드에서 FD 노드로 전자를 넘겨주는 트랜스퍼 게이트, FD 노드의 기준 전압을 설정하고 신호 전자를 버리는 리셋 게이트, FD 노드의 충전된 전자양에 따라서 신호 전압으로 바꿔주는 소스 팔로워 그리고 픽셀의 출력을 내보내는 열선택 게이트로 구성된다. 포토다이오드에서 전자가 축적되는 동안에 리셋 게이트를 열어주면 FD 노드가 기준 전압으로 설정이 되고 소스 팔로워를 통하여 이 신호가 출력으로 나가게 된다. 이후에 트랜스퍼 게이트를 열어서 포토다이오드의 전자를 FD 노드에 담으면 전압이 변경되고 픽셀 출력으로 나가게 된다. 이러한 픽셀의 각 열에는 이 두 출력의 차이를 읽는 회로가 존재하여 각 픽셀이 신호화되는 것이다. 이와 같이 CIS는 반도체 미세 선폭 공정으로 소형 카메라 모듈화, 고화소화가 가능하였지만 CMOS 작동 전압을 사용하는 제한으로 최대 신호 전압 및 트랜스퍼 게이트의 크기 등의 한계성이 발생하고 있다. 이에 대한 논의는 성능 향상의 기술에서 언급하기로 한다.

[Table. 1] Specification table of 4.3 mm CIS pixel.11)Table 1. Specification table of 4.3 mm CIS pixel.[11]

이미지 센서 성능 지표와 상호 연관성

표 1은 2023년 발표된 CIS의 사양이다. 센서의 성능을 나타내는 몇 가지 값들을 정의하고 이들의 상호 성능에 영향을 주는 인자들을 설명하고자 한다.

신호 전자 포집율(\(\small \eta(\lambda)\))은 빛에 의해서 발생된 전자(\(\small Q_{\mathrm{photo}}\))가 신호 전자(\(\small Q_{\mathrm{sig}}\))로 모이는 비율을 나타낸 것이다.

\[ \eta ( \lambda )= \frac{Q_{\mathrm{sig}}}{Q_{\mathrm{photo}}} \tag{4} \]
Fig. 11. n/p photodiode on different ion profiles.Fig. 11. n/p photodiode on different ion profiles.

이 포집율은 Si 기판의 형태, 공정 이온 프로파일, 센서 동작 전압 등에 의해서 영향을 받는다. 그림 11은 Si 기판 및 도핑 형태별 포텐셜 기울기를 살펴본 것이다. 가장 이상적인 것은 그림 11(a)의 구조를 가지게 이온의 분포를 만드는 것이다. 현실적으로 그림 11(b) 또는 (c)가 CIS에서 적용되며, CCD 센서와 일부 CIS에서는 그림 11(d) 형태의 구조를 가지기도 한다. 반도체에서 n형 주입은 Ph나 As의 이온을 사용하며, p형 주입은 B의 이온이나 B 화합물 이온을 사용하게 된다. 그런데 (a)의 구조를 형성하기 위해서는 여러 단계의 n형 이온 주입과 높은 에너지의 이온 주입 공정이 수반되어야 하므로 CMOS 공정과 호환성을 가지기 어렵다. (b) 형태는 이온 주입이 상대적으로 쉽게 형성할 수 있다. 그러나 Si 깊은 곳은 포텐셜 기울기가 거의 없으므로 전자들은 늦은 유동 속도로 확산 속도의 제한을 받으면서 수직 방향성이 아닌 다른 쪽의 방향성을 가진다. 이로 인해 도달 시간 지연으로 낮은 신호 전자 포집율 또는 다음 프레임에서 앞 프레임의 전자가 나타나는 이미지 잔상, 이웃 픽셀로 잘못 전달 등의 문제를 유발할 수 있다. 이를 억제하기 위하여 (c)와 같이 이온 프로파일을 구성하기도 한다. 따라서 포토다이오드의 이온 프로파일 설계는 픽셀 개발에서 가장 기본이 되면서 중요한 출발점이다.

이미지 센서는 두께 3~4 μm Si에서 포토다이오드가 형성되는데 빛의 파장별로 이런 두께에서 흡수율이 다르며, 수광부 상부 막질에 의한 빛의 반사, FF 차이로 인한 빛의 손실, 낮은 신호 전자 포집율 등 다양한 이유에서 들어온 빛이 모두 신호 전자로 변환되지 않는다. 따라서 들어온 빛에서 신호 전자로 변환되는 성능을 표시하는 항목으로 양자 효율(\(\small QE(\lambda)\)) 또는 스펙트럼 감응도(spectral responsivity, \(\small SR(\lambda)\))의 두 가지 표현을 사용한다. \(\small QE\)는 입사한 광자 대비 생성된 전자의 비를 표현하며, 때에 따라 입사하는 광자를 정확하게 측정하기 어렵거나 여러 센서의 상대적인 비교만 하고자 할 때는 스펙트럼 최댓값을 100% 표준화하여 표시하기도 한다. 스펙트럼 감응도는 들어오는 광자의 에너지 대비 생성된 광전류로서 식 (6)과 같이 계산된다. 이는 양자 효율과 유사한 정보를 전달하지만, 파장별 광자의 에너지 값들의 기여도가 고려된 센서 분석이다.

\[ QE(\lambda) = \frac{N_{\mathrm{sig}}(\lambda)}{N_{\mathrm{photo}}(\lambda)} \tag{5}\] \[ N_{\mathrm{sig}}(\lambda):~\mathrm{signal~ charge~ per~ pixel}, \quad N_{\mathrm{photo}}(\lambda):~\mathrm{the~number~of~incident~photons~per~pixel} \] \[ SR(\lambda) = QE(\lambda) \cdot \frac{q \lambda}{hc} \tag{6} \]
[Table 2] Noise in image sensors.Table 2. Noise in image sensors.

최대 신호 전자(full-well capacity, FWC)는 포토다이오드가 최대로 축적할 수 있는 전자이거나, FD 노드에서 최대로 읽어 들일 수 있는 전자로 정의할 수 있다. 이상적으로 잘 설계된 픽셀은 포토다이오드의 전자 축적 능력보다 FD 노드의 전자 수용 능력이 더 크다. 포토다이오드의 최대 수용 전자는 n형 이온과 p형 이온의 프로파일에서 결정되며 n형 이온의 농도가 높을수록 더 커지게 된다. 그러나 n형 이온의 과대한 존재는 FD 노드의 수용 능력을 넘어 의미없이 버려지는 과잉 전자를 유발한다. 또한 포토다이오드에서 FD 노드로 전자 이동이 이루어질 때 포텐셜 장벽을 형성하여 이미지 잔상 등의 화질 저하를 유발하게 된다. 센서는 표 2와 같이 다양한 요인에 의해서 노이즈가 존재한다. 특이 빛이 없는 상태에 픽셀의 값을 읽어 들이는데 노이즈가 존재하며, 크게 2가지로 구분할 수 있다. 하나는 암전류(dark current)로서 포토다이오드 내부 또는 주변의 결함이 발생할 경우 밴드갭 내 결함 준위가 존재하여 열적 여기에 의해서 전자가 포토다이오드에 축적된 것이다. 이 축적 전하는 발생되는 양에 따른 제곱근 노이즈의 값을 보인다. 다른 하나는 전자-전압 신호 변환 과정 또는 FD 노드의 전압 초기 과정 등에서 발생되는 읽기 동작(트랜지스터 작동)과 관련된 노이즈이다. 이를 둘을 합쳐서 노이즈 floor라 한다. 센서에서는 FWC(\(\small Q_{\mathrm{Sat}}\))와 노이즈 floor(\(\small Q_{\mathrm{read}}\))를 다이나믹 레인지(dynamic range, DR)로 표기한다. 이는 센서가 얼마나 세분화된 정보를 나타낼 수 있는가의 능력 또는 얼마나 많은 정보를 한꺼번에 표현할 수 있는지의 성능지표이다. 따라서 센서에서 FWC를 늘리는 것도 중요하면서, 노이즈 자체를 줄이는 것이 중요하다. 특히 노이즈는 저조도 환경에서 화질에 가장 큰 영향을 준다. 여기서 노이즈도 CG 값을 이용하여 전압을 전자의 값으로 환산하여 계산할 수 있다.

\[\mathrm{Dynamic~ Range} = 20 \log \left( \frac{Q _{\mathrm{Sat}}}{Q _{\mathrm{read}}} \right)\tag{7}\]

그림 11의 모든 포토다이오드는 n형 영역이 Si 계면까지 연결되어 Si 표면에 존재하는 결함에 의한 전자가 포토다이오드로 축적되면서 암전류가 증가된다. 이를 억제하는 구조에 대하여 뒤에서 설명하겠다.

Fig. 12. Bird view of CIS pixel.Fig. 12. Bird view of CIS pixel.

픽셀 축소와 픽셀 구성 요소 관계

CIS 전체 칩에서 확대하여 마이크로렌즈에서 포토다이오드까지의 CIS 픽셀의 3차원에서 본 구조를 그림 12에 나타내었다. Si 기판에는 수광부인 포토다이오드, 전자를 전압 신호로 바꾸는 트랜지스터(MOS)와 이 픽셀의 신호로 읽어 들이는 트랜지스터로 구성되어 있다. 여기 그림에서는 생략되어 있지만 실제는 이 트랜지스터 각각에 금속 배선이 연결되어 이 픽셀을 제어하고 외부로 신호를 전달하게 된다. 상단부에서는 컬러 필터와 빛을 포토다이오드로 모으는 마이크로렌즈가 배치되어 있다.

픽셀이 줄어들게 되면서 구성 요소들 중 포토다이오드의 면적은 단순히 비례로 줄일 수 있으나 트랜지스터를 비례적으로 줄일 수는 없다. 픽셀 내 트랜지스터는 입력 전압에 맞춰서 크기가 일정 이상이 되어야 동작이 보장되며, 그 이하에서는 정상 동작을 하지 못한다. 특히 트랜스퍼 게이트는 포토다이오드의 전자를 FD단으로 넘기는 효율이 100%가 되어야 잔상이 없어서 픽셀에서 가장 크게 설계된다. 일반적으로 반도체는 미세 공정을 진행하면서 전압이 줄어드는 경향이 있으나 픽셀의 동작 전압은 2.8~3.3 V로 고정되어 있다. 이러한 이유는 제어 및 신호 처리를 위한 외부 회로에 원인도 있지만, 픽셀의 기본 동작 원리에 의한 FWC 성능 항목 때문이기도 하다. CIS의 동작을 살펴보면 충전은 포토다이오드에서 일어나고 이는 floating diffusion (FD)단에서 전압으로 변환된다. 포토다이오드에 충전되는 FD단은 리셋 전압에 의해서 초기화가 되며 트랜스퍼 게이트에 의해서 포토다이오드에 충전된 전자가 FD단으로 넘어간다(충전된다). 이 모든 과정에서 전자가 모두 넘어가려면 각 단계에서 충분한 전압 차이가 있어야 한다. 따라서 인가 전압이 높을수록 충전 전자는 많아지게 되고 전압이 낮으면 충전 전자는 적어지게 된다. 이 충전 전자의 최댓값은 픽셀의 다이나믹 레인지를 결정하는 인자가 된다. 만약 줄어든 트랜지스터 크기에 맞춰 전압을 낮추게 되면 픽셀의 최대 신호 전자가 동일 포토다이오드 면적 대비 더 줄어들게 되는 일이 발생된다. 여기에 추가로 픽셀이 줄어든 만큼 당연히 포토다이오드 크기가 줄어들기 때문에 픽셀 크기가 줄어든 만큼 구성 요소를 줄이게 되면 픽셀의 최대 전자는 급격하게 줄어들게 된다.

픽셀의 트랜지스터 공유 기술

Fig. 13. Pixel sharing technology, (a) 2-FD shared,[12] (b) 4-FD shared,[13] (c) 8-FD shared,[14]Fig. 13. Pixel sharing technology, (a) 2-FD shared,12) (b) 4-FD shared,13) (c) 8-FD shared,14)

앞 단에서 논의된 것처럼 픽셀 트랜지스터는 그 크기를 줄이는 데 한계가 있다. 따라서 트랜지스터가 픽셀 내 차지하는 면적을 최소화하여야 포토다이오드 면적을 최대로 확보할 수 있다. 그런데 여기서 픽셀의 회로 구성과 동작을 연결해서 살펴보면 픽셀의 물리적 절대 위치는 포토다이오드이지만 FD단에서 이루어지는 일들은 같음을 알 수 있다. 이러한 동작 원리를 활용하여 FD 단을 공통으로 하는 설계가 진행하여 픽셀 내 트랜지스터의 숫자를 줄이는 방향으로 연구 개발되었다.

그림 13(a)의 예는 상하 2의 픽셀의 FD단 이후를 공유하는 회로와 레이아웃이다. 상단의 픽셀의 신호를 읽어 낼 때는 상단 트랜스퍼 게이트를 제어하여 FD단으로 넘기면 되며, 하단의 픽셀을 읽어 내는 방식으로 진행하면 된다. 기존에 한 개의 픽셀에서 4개의 트랜지스터가 존재했으나 2-FD 단 고유 방식은 상하 2개의 픽셀에서 5개의 트랜지스터가 있어 픽셀당 2.5개의 효과를 낼 수 있다. 이 방식은 포토다이오드 면적 확보에 매우 효과적인 접근 방식이지만 상하 픽셀의 비대칭성을 해결해야 하며 FD단의 캐패시턴스가 늘어나기 때문에 공유되는 픽셀의 수가 제한적이지만 8개까지 묶은 시도는 확인되었다.

집광 효율의 증가 기술

Fig. 14. Microlens shift according to the chief ray angle.[15]Fig. 14. Microlens shift according to the chief ray angle.15)

카메라 렌즈를 통과한 빛은 이미지 센서 면에 도달하게 되며, 센서 중심으로 오는 빛은 수직이지만 센서 중심으로 멀어질수록 빛은 경사지게 된다. 이 주변부 입사광들은 마이크로렌즈를 통과하여 포토다이오드에 도달하기 어렵게 되기 때문에 각도(chief ray angle, CRA)에 따라서 마이크로렌즈를 이동하여 포토다이오드에 집광이 되도록 마이크로렌즈의 비례 이동 기술이 개발되었다(그림 14).

Fig. 15. Inner lens structure.[16]Fig. 15. Inner lens structure.16)

그런데, 픽셀의 크기가 점점 더 줄어들게 되었으나, 반도체 공정에서 금속배선 위아래 단차들은 크게 변화가 없었다. 이로 인해서 픽셀 크기 대비 마이크로렌즈의 단차 종횡비가 커지게 되어 마이크로렌즈가 포토다이오드로 집광이 제대로 되지 않는 문제가 증가하였다. 이 해결을 위하여 inner 렌즈 채용 또는 금속 배선 변경을 통한 종횡비를 낮추는 시도가 진행되었다(그림 15).

Fig. 16. (a) Conventional CIS vs (b) CIS with light-guide.[17]Fig. 16. (a) Conventional CIS vs (b) CIS with light-guide.17)

Inner 렌즈는 마이크로렌즈와 금속 배선 상단의 중간에 존재하며 마이크로렌즈는 포토다이오드에 초점을 맞추는 설계가 아니라 inner 렌즈로 초점을 맞춘 설계를 하고 inner 렌즈로 들어오는 빛이 포토다이오드에 초점이 맞게 구성되어 광학적 종횡비가 낮아지는 효과를 가지게 되었다. Inner 렌즈보다 더 효과적인 집광의 접근은 light guide를 이용한 구조이다(그림 16). 마이크로렌즈 하단에서부터 포토다이오드 상단까지 SiO2보다 굴절률이 높은 물질을 파이프 형태로 구성함으로써 수직광뿐만 아니라 사광에서 전반사 효과를 유도하여 포토다이오드로 빛이 잘 입사되게 구성하는 것이다.

Fig. 17. Cross section of CMOS image sensor using Cu interconnect layer (Compared with Al interconnect layers).[18] Fig. 17. Cross section of CMOS image sensor using Cu interconnect layer (Compared with Al interconnect layers).18) 

알루미늄보다 구리가 낮은 비저항을 가지기 때문에 반도체 금속 배선이 변경되었으며, 금속 배선의 전체적인 높이가 낮아지게 되었다. 이는 자연스럽게 광학적 종횡비를 낮출 수 있는 계기가 되었다(그림 17).

앞 단에서 언급된 문제들 대부분은 전면조사방식(front side illumination, FSI)에서 발생되는 것들이었다. 2007년 OmniVision에서 이면조사방식(back side illumination, BSI)의 이미지 센서를 발표하였고, 이후에 Sony, 삼성 등 많은 제조사에서 이 구조를 채택하고 있다. BSI 이미지 센서는 Si 기판 수백 μm을 갈아내고 수 μm의 수광층 두께만 남긴 후 상단에 광학적 구조물을 형성하는 것이다. 이 구조에서는 광학적 종횡비가 획기적으로 낮음과 동시에 금속 배선에 의한 빛 손실이 없으며 오히려 포토다이오드에서 흡수되지 않은 빛이 하부의 금속 배선에서 반사되어 다시 포토다이오드로 들어오는 효과까지 있다(그림 18). 또한 강한 빛이 조사되는 상황에서 깊은 기판 하부에서 발생된 전자가 FSI에서는 존재했으나 BSI에서는 존재하지 않아서 블루밍 현상이 많이 억제되는 이점이 있다. 그러나 이 BSI 이미지 센서는 새로운 Si면의 결함 형성으로 암전류의 발생원이 추가되는 문제가 있어, 현재 많은 연구자들이 계면의 passivation을 효과적으로 할 수 있는 열처리 공정, 이온 주입 및 high-k 물질 소재 증착 등의 접근을 하고 있다.

Fig. 18. Comparision between front side image sensor (FSI) and back side image sensor (BSI).Fig. 18. Comparision between front side image sensor (FSI) and back side image sensor (BSI).

BSI 이미지 센서의 또 다른 문제는 픽셀 간 간섭(crosstalk)이 FSI 이미지 센서보다 더 크다는 것이다. 통상 광전 변환된 전자는 내부 전기장(포텐셜 기울기)을 따라서 포토다이오드로 포집된다. 그런데 BSI의 경우 빛의 흡수가 많은 수광부 쪽은 포텐셜 기울기가 FSI보다 낮다. 따라서 이 영역에서 발생된 전자는 확률적으로 이웃하는 픽셀의 포토다이오드로 들어가는 간섭(혼색)이 발생할 수 있다. 또한 사광으로 들어오게 되는 빛의 일부는 이웃하는 픽셀로 직접적인 흡수를 할 수 있어 이 또한 혼색의 문제를 유발할 수 있다. BSI의 이러한 문제를 해결하기 위한 접근은 다음과 같다.

Fig. 19. Isocell of SEC.[19]Fig. 19. Isocell of SEC.19)

Sony와 삼성에서는 deep trench isolation 구조를 적용하고자 하였다. 삼성의 픽셀은 아이소셀(ISOCELL)이라는 이름으로 기존의 BSI 이미지 센서 픽셀의 광다이오드 사이를 절연 분리막을 설치하여 간섭을 줄이는 기술이다. 이후에 이 기술을 더욱 발전시켜 컬러 필터 사이에 설치되었던 금속 소재 격벽을 후지필름에서 개발한 신소재로 변경해 픽셀 간 간섭을 최소화하였다. 여기에 컬러필터 사이에 저굴절 소재를 적용하여 집광효율을 더욱 높이는 연구를 진행하고 있다.

Fig. 20. PN photodiode structure: (a) n+ /PW photodiode structure; (b) NW/PSUB photodiode structure. Fig. 20. PN photodiode structure: (a) n+ /PW photodiode structure; (b) NW/PSUB photodiode structure.

Pinned Photodiode Pixel

초기 포토다이오드는 그림 20과 같이 n형 영역이 Si 계면까지 연결되어 있다. 이 경우 Si 표면에 존재하는 결함에 의한 전자가 포토다이오드로 축적되면서 암전류가 증가 된다. 암전류는 shot 노이즈의 거동을 보이기 때문에 저조도에서 화질 열화 및 다이나믹 레인지의 감소를 유발한다. 또한 특정 픽셀들은 이러한 결함이 비정상적으로 많이 존재할 수 있는데 이러한 픽셀들은 백점(white spot)이라 부른다.

Fig. 21. Structure of a pinned photodiode with doping concentration. (a) Potential in the PPD. (b) Empty PD with TG “off”. (c) Empty PD with TG “on”. (d) 3D potential corresponding to (b). (e) 3D potential corresponding to (c).[20]Fig. 21. Structure of a pinned photodiode with doping concentration. (a) Potential in the PPD. (b) Empty PD with TG “off”. (c) Empty PD with TG “on”. (d) 3D potential corresponding to (b). (e) 3D potential corresponding to (c).20)

표면에 발생되는 암전류를 해결하고자 그림 21과 같이 표면에 높은 이온 농도를 가지면서 얇은 두께의 p형 층을 형성하고 트랜스퍼 게이트를 FD 노드 단과 분리하여 결함에 의한 암전류 유입을 막는 구조(pinned photodiode, PPD)가 도입되었다. 그림 19의 구조(3TR)는 리셋 전압이 포토다이오드까지 영향을 줄 수 있기 때문에 분명 FWC를 높게 가져갈 수 있는 장점이 있으나 구조 상 결함에서 발생하는 암전류가 너무 높다. 반면에 PPD 구조는 암전류를 획기적으로 줄일 수 있는 구조이기는 하나 FD 노드의 리셋 전압과 포토다이오드의 리셋 전압이 서로 달라서 FWC는 상대적으로 낮다. 그러나 FWC vs 노이즈 관점에서 PPD가 우수한 화질을 보여주었다. 3TR 구조에서 새로운 소재와 공정 도입으로 암전류를 PPD 수준으로 줄일 수 있다면, 이미지 센서가 더욱 우수한 화질 성능으로 발전할 것으로 기대된다.

Fig. 22. VTG concept, operation, and structure.[21]Fig. 22. VTG concept, operation, and structure.21)

FWC 증가 기술

FWC은 픽셀의 DR에 영향을 주는 것으로 설명하였다. DR을 최대한 확보하는 것이 매우 중요여 픽셀 크기 감소에 따른 FWC의 감소를 극복하려는 다양한 시도들이 있었으며, 그 중 의미 있는 기술이 VTG (vertical transfer gate)와 3층 픽셀-회로 적층 방법이다.21)22) VTG 기술은 그림 22과 같이 Si 기판 방향과 수평한 트랜스퍼 게이트를 포토다이오드 깊이 방향으로 들어 가게 설계하였다. 이 경우 트랜스퍼 게이트의 전자 전송효율이 증가할 수 있다. 따라서 기존 포토다이오드보다 더 넓고 면적, 더 깊은 포텐셜 프로파일 형성이 가능하여 FWC을 증가할 수 있다.

Fig. 23. (a) Schematics of the 2-Layer Pixel based on a three-dimensional sequential integration process, (b) cross-sectional structure of the photodiode (PD) and pixel transistor, (c) cross-sectional image of the 2-Layer Pixel with 1.0 μm dual PDs and oxide-based FTI.[22]Fig. 23. (a) Schematics of the 2-layer pixel based on a three-dimensional sequential integration process, (b) cross-sectional structure of the photodiode (PD) and pixel transistor, (c) cross-sectional image of the 2-layer pixel with 1.0 μm dual PDs and oxide-based FTI.22)

또 다른 접근법인 3층 픽셀-픽셀소자-회로 적층법은 그림 23과 같이 픽셀 배열부와 픽셀의 소자 영역을 별도의 칩으로 서로 연결을 하는 것이다.23) 픽셀에서 트랜지스터가 차지하는 영역을 별도로 분리함으로써 남은 영역을 오롯이 포토다이오드가 될 수 있게 하는 것이다. 이와 더불어 별도로 만들어진 layer에서 픽셀 소자의 크기 및 위치에 대한 자유도를 가지게 되어 특성 및 새로운 응용처를 확대할 수 있는 장점을 지니고 있어 활발히 연구되고 있다.

맺음말

카메라가 대중화될 수 있는 가장 큰 요인은 핵심 부품인 이미지 센서를 반도체 공정으로 만들 수 있기 때문이었다. Si는 가시광선 전체 영역에 대하여 신호전자로 변환할 수 있으므로 이미지 센서는 반도체 공정과 함께 발전할 수 있었다. 초기 디지털 카메라는 CCD 센서를 대부분 사용했으며, 지금은 반도체 미세 선폭 기술의 발달, 집광 효율 증가, 신구조의 개발 등으로 CIS가 주력으로 자리 잡게 되었다. 이러한 이미지 센서의 발전에 대해 이해하기 위해서 먼저 픽셀의 구조와 작동 원리, 픽셀 성능 항목 및 이들 항목 간의 상호 연관성을 검토하였다. 픽셀에서 성능을 증가시키기 위한 다양한 기술들을 소개하였다.

각주
1)Status of the CMOS Image Sensor Industry 2022, Yole Inteligence (2023).
2)J. Nakamura, Image sensors and signal processing for digital still camera (CRC, 2005).
3)P. Denyer, D. Renshaw, G. Wang, M. Lu and S. Anderson, “On-chip CMOS sensors for VLSI imaging systems,” in Proc. VLSI-91 (1991), 157–166.
4)P. Noble, “Self-scanned image detector arrays,” IEEE Trans. Electron Devices 15, 202 (1968).
5)E. R. Fossum, “Active pixel sensors: Are CCD’s dinosaurs?,” in Proc. SPIE, Charged-Coupled Devices and Solid State Optical Sensors III (1993), Vol. 1900, pp. 30–39.
6)https://hamamatsu.magnet.fsu.edu/articles/microlensarray.html.
7)B. E. Bayer, US patent 3,971,065, color imaging array (1976).
8)O. E. Setälä et al., “CMOS Image Sensor for Broad Spectral Range with >90% Quantum Efficiency,” Small 19, 2304001 (2013).
9)W. S. Boyle and G. E. Smith, “Charge coupled semiconductor devices,” The Bell System Technical Journal 49(4), 587 (1970).
10)US patent: US4085456A (1971).
11)A. Agarwal, “A 316MP, 120FPS, High Dynamic Range CMOS Image Sensor for Next Generation Immersive Displays,” Sensors 23, 8383 (2023).
12)Ray Fontaine, “A Review of the 1.4 μm Pixel Generation,” Proc. of International Image Sensor Workshop (2011), pp. 5-8.
13)Jinho Kim et al., “1/2.5" 8 mega-pixel CMOS Image Sensor with enhanced image quality for DSC application,” 2006 IEDM (2006).
14)C. Y. Ai et al., “0.56 µm-pitch CMOS image sensor for high resolution application,” In Proceedings of the Int’l Image Sensor Workshop (IISW) (2023), pp. 32-35.
15)https://www.opto-e.com/en/basics/cameras.
16)T. Yokoyama et al., “Development of Low Parasitic Light Sensitivity and Low Dark Current 2.8 μm Global Shutter Pixel,” Sensors 18, 349 (2018).
17)T. Tut et al., “Vertical waveguides integrated with silicon photodetectors: Towards high efficiency and low cross-talk image sensors,” Appl. Phys. Lett. 100, 043504 (2012).
18)H. Sumi, “Low-noise Imaging System with CMOS Sensor for High-Quality Imaging,” IEDM (2006), pp. 1-4.
19)Y. Lee et al., “World first mass productive 0.8 μm pixel size image sensor with new optical isolation technology to minimize optical loss for high sensitivity,” IISW (2019), pp. 12-15.
20)E. R. Fossum and B. H. Donald, “A Review of the Pinned Photodiode for CCD and CMOS Image Sensors,” IEEE Journal of the Electron Devices Society 2, 33 (2014).
21)J. Ahn et al., “7.1 A 1/4-inch 8Mpixel CMOS image sensor with 3D backside-illuminated 1.12 μm pixel with front-side deep-trench isolation and vertical transfer gate,” ISSCC (2014), pp. 124-125.
22)K. Zaitsu et al., “A 2-layer transistor pixel stacked CMOS image sensor with oxide-based full trench isolation for large full well capacity and high quantum efficiency,” VLSI Technology and Circuits (2022), pp. 286–287.
23)Yusuke Oike et al., “Expanding Human Potential through Imaging and Sensing Technologies,” ISSCC (2023).
취리히 인스트루먼트취리히 인스트루먼트
물리대회물리대회
사이언스타임즈사이언스타임즈


페이지 맨 위로 이동